Scalable Hardware & Systems Engineering (SHARE)

Das SHARE-Konsortium (Scalable Hardware & Systems Engineering [dt.: Skalierbare Hardware & Systemtechnik]) verfolgt zwei Hauptziele: die Entwicklung elektronischer Komponenten und Systeme für künftige Quantencomputer und die Halbleitertechnologie und -integration für funktionelle und skalierbare Quantencomputing-Hardware.

Um das erste Ziel zu erreichen, wird die Mikroarchitektur von Quantencomputern untersucht und es werden Schnittstellen zur Quantencomputerarchitektur implementiert. Dabei muss die Steuer- und Auslesehardware im Hinblick auf die Miniaturisierung angepasst werden, um größere Qubit-Systeme zu ermöglichen. Neue Konzepte für die gleichzeitige Erzeugung einer großen Anzahl von phasenstarren Arbiträrsignalen und parallelen Auslesevorgängen müssen entwickelt werden, indem Partitionierungskonzepte für hochintegrierte Komponenten ausgearbeitet werden, wobei die Gesamtleistung in Bezug auf Rauschen, Phase und für verringerte Auslesefehlerraten und erhöhte Gattertreue zu berücksichtigen ist.

Im Hinblick auf das zweite Ziel konzentrieren sich die Entwicklungstätigkeiten auf die Erforschung neuer Materialien für supraleitende Qubit-Systeme, die Skalierbarkeit und Reproduzierbarkeit supraleitender Schaltungen und die Einführung einer Fertigungstechnologie auf 200-mm-Industrieanlagen. Technologien für die Hetero-Integration einschließlich Flip-Chip, Durchkontaktierungen durch das Silizium und flexible Verbindungen werden entwickelt, da sie für die Realisierung großer Qubit-Systeme unerlässlich sind. Gleichzeitig werden effiziente Verfahren für die Kryoprüfung und -charakterisierung etabliert und mit der Entwicklung von Herstellungs- und Integrationsprozessen verzahnt.

Neue Konzepte für die gleichzeitige Erzeugung einer großen Anzahl von phasenstarren Arbiträrsignalen und parallelen Auslesungen werden entwickelt.